360045053 A MAR 1955

(54) SEMICONDUCTOR DEVICE

(11) 60-45053 (A)

(43) <u>11.3.1985</u> (19) JP (22) <u>22.8.1983</u>

(21) Appl. No. 58 153538


6D MITSUBISHI DENKI K.K. (72) MASAO NAGATOMO

(51) Int. CP, H011.27 08,H01L29 78

PURPOSE: To unnecessitate a plurality of processes of ion implantation, and to avoid the control of the characteristics of the titled device due to the fluctuation of the amount of channel doping by a method wherein a plurality of transistors of different threshold voltages are formed on the same semiconductor chip by

the use of different gate electrode materials.

CONSTITUTION: The difference in work function of a transistor Tr1 having a gate electrode 6 between the semiconductor substrate 1 is determined by the difference in work function of the material of the electrode 6 between the substrate 1, if the film thickness of the electrode 6 is to some deegree or more. Therefore, the transistors Tr1 and 2 differ in threshold voltages from the substrate by the difference in work function of the material of the gate electrodes 6 and 7. If, for example, the gate electrode 6 is made of silicon, and the gate electrode 7 is made of molybdenum, the threshold voltage more increases in the Tr2 by a constant value. Therefore, setting the threshold voltage of the Tr1 enables automatic setting in the Tr2 and accordingly desired transistor characteristics can be obtained.



THIS PAGE BLANK (USPTO)

⑩ 日本国特許庁(JP)

⑩特許出願公開

四公開特許公報(A) 昭60-45053

@Int_Cl_4

2年4月4日日本北京

識別記号

庁内望理番号

母公開 昭和60年(1985)3月11日

H 01 L 27/08 29/78

102

窓査請求 未請求 発明の設 1 (全4頁)

❷発明の名称 半導体装置

> 创特 團 昭58-153538

関 昭58(1983)8月22日 後出

砂発 明 者 長 友 Œ 男 宝塚市中山五月台5-2-22-303 ⑪出 願 人 三菱軍機株式会社

東京都千代田区丸の内2丁目2番3号

砂代 理 人 弁理士 大岩 増雄 外2名

1. 発明の名称

半组体符员

2. 特許限束の係用

同一半導体チツブ上に、しきい値は圧の具なる 複数のトランジスタを、異なるゲート電極材料に よりそれぞれ形成したことを特徴とする半導体技

3. 発明の詳細な説明

〔発明の技術分野〕

この発明は、しきい値位圧の異なる複数のトラ ンジスタを有する半導体装置に関するものである。

現在製作されている処療回路(IC)において は、通常、トランジスクのしきい低位圧 Via は、 回路上の要求から複数の値のものを用いている。 一例として、ダイナミツク、ランダムアクセス・ ノモリ(D-RAM)では、 0.5 Vと 1.0 V役底 のしきい値覧圧Viを持つトランジスタを使い分 けている。

これら収収のしない位 Via を持つトランジスタ を同一半級体チンプ上に設作する方法としては、 トランジスタのしきい位立圧Visgのするチャ ネルドーブと呼ばれるイオン荘入を、写真设蔵工 程を聞に絞んで2度行うものが代表的なものであ

この方法は、現在のところ有効な方法として広 く応用されている。しかし、今後デバイスの数細 化が遊むと、トランジスタのショートチャネル効 果の影響がデパイスの意気特性の飼御に大きな間 題となり、このため、わずかなチャネルドープ员 のゆらぎがデパイス特性上間題となつてくる。

〔発明の統長〕

この発明は、上記のような問題を解決すべくな されたもので、同一半導体チスプ上化しまい値は 圧の具なるトランジスタを、異なるゲート仏板材 料を用いて形成したものである。

[発明の突筋例]

上配に述べたように、トランジスタのしきい値 " 智圧 V in を 制御する方法として、 イオン社人によ

特別昭60-45053(2)

り不認的を指加する方法では、高いしきい値電圧 Vinのトランジスクを製作するには2度のイオン 住人が必要であり、イオン住入量のゆらぎを2度 彼ることとなる。そこで、イオン住入工程を1回 化留める方法として、しきい値電圧 Vinの制御を ゲート電低材料により行う方法が有効である。し さい節電圧 Vinを制御している要素として、ゲート ト材料と差板材料との仕事関数差があることは周 知のことである。この発明は、この事実を利用し たものである。

ポー図(a)、(b)はこの発明の思路例をそれぞれ示す断面略図である。この図で、Tr1.Tr2はトランジスタ、1は半導体蒸板、2はソースまたはドレイン領域、3はドレインまたはソース領域、4はゲート船縁膜、5は栗子分離用船縁原、6.7は各々異なる材料のゲート電標であり、2つの層6'と7'とが重なつているゲート電镀6を有するトランジスタ Tr1 の半導体蒸板1 との仕事関数差は、ゲート電镀6の模厚がある程度以上あれば、ゲート電镀6の材料と半導体蒸板1 との仕事

関数差で失まる。したがつて、トランジスタTr1と Tr2 とは、半導体帯板1とゲート気候6、7の 材料の仕事関数の違いだけしきい値電圧Vis が異なる。

これにより、同一半導体チップ上にイオン住入 工程を行わずに、しきい値電圧 Vis の異なるトランジスタを製作することが可能である。一例として、ゲート電低 6 を シリコン (Si)、ゲート電低 7 をモリブデン (Mo)とすると、トランジスタ Tr 1 と Tr 2 のしきい値電圧 Vis は、トランジスタ Tr 2 のしきい値電圧 Vis をっしたがって、トランジスタ Tr 1 のしきい値電圧 Vis を 0.5 Vと設定すれば、トランジスタ Tr 2 は 1.0 Vとなり所望のトランジスタ 特性が得られる。

次に、第1図(a) に示すこの発明の半導体装置の製造方法を第2図(a) ~ (c) によつて設明する。まず、第2図(a) のように、半導体基板1上に 大子分離用絶線製 5 およびゲート絶線製 4 を形成させた後、その上にトランジスタ Trl のゲート 電弧 6 を形成するための種 6 で設け、トランジス

タ Tr1 のゲートパターン用のレジスト 8 を形成 する。このレジスト 8 に沿つてエツチングしてゲート電極 6 を形成した後、このゲート電極 6 下のゲート絶縁膜 4 のみを致し、他のゲート絶縁膜 4 をエツチングする。

その後、親2図 (b) のように、再びトランジスタ Tr2 用のゲート絶縁膜 4 を形成するためにゲート酸化を行うと、トランジスタ Tr1 のゲート 電極 6 に シリコンを含ませておけば、この上にも 酸化膜あるいは絶縁膜 4'が生成する。この上に、トランジスタ Tr2 のゲート電便 7 を形成するための層 7'を形成し、トランジスタ Tr2 のゲート パターンをレジスト 8 によりパターニングする。

次に、第2図(c) のように、レジスト 8 を利用 してゲート電板 T をエクチングし、 その後、トランジスタ T r 1 および T r 2 のゲート電極 6 · 7 の下以外のゲート絶鉄限 4 をエクチングし、ソースまたはドレイン領域 2 · 3 をイオン注入により 形成すれば、第1図のトランジスタ T r 1 · T r 2 が製作される。 類3図(a)~(c)は第1図(b)の実施例の半導体装置の製造方法を示すもので、この例ではトランジスタ Til のゲート電係 6 が、形 5 と k f 7 (a)の 2 層から形成されている点が、第1図の実施例と製なる点である。次に、第3図の実施例の製造方法について裁明する。

第3図(a)~(c) 化おいて、第3図(a) までの 工程は第2図(a)の工程と同様である。第3図(a) 以後、第3図(b)のよう化レジスト8に沿つてエ ツチングした後、すぐにその上にゲート電帳6を 形成するための層でを形成し、トランジスタTrl および Tr2 のゲートパターンをレジスト8によ り形成する。このレジスト8に沿つてゲート戦快 7 の形成のための層でをエツチングしてゲート戦 種でと、層6'と層でとによるゲート戦使6とを 形成する。

その後、トランジスタ Trl および Tr2のゲート 監帳 6、 7下のゲート絶縁脱 4 のみを残してゲート 起縁膜 4 をエンチングし、ソースまたはドレイン 復収 2、 3 をイオン住人庄で形成すれば、別

3 図(c) のトランジスタが契作される。

なお、前3回(b) において、トランジスク Tr 1 のゲートパターンをレジスト 8 により形成せずにセルフアライン法、例えば帰 6'の表面と用 1'とを反応させ、これにより未反応部分とエプチンダ遇、収比を持たせることにより、トランジスタ Tr 1 を形成させることも可能である。

〔発明の効果〕

等。据自治治、清流等值

以上詳細に校明したように、この発明は同一半 導体チップ上に異なるしきい値電圧の複数のトラ ンジスタを、異なるゲート電極材料を用いて形成 したので、半導体高板の材料とゲート電極材料の 材料との仕事関数差によりしきい値電圧を選ぶこ とができるので、イオン住入工程によりしきい値 を変えるもののように複数のイオン住入工程を必 要とせず、かつ、チャネルドーブ量のゆらぎによ つてデバイスの特性が左右されることがない利点 がある。

4. 図面の簡単な股明

単1図(a), (b)はこの発明の実施例をそれぞ


特爾昭60-45053(3)


れ示す新面略図、第2図(a)~(c)は終1図(a)の実施所の製造方法を説明するための工程図、終3図(a)~(c)は第1図(b)の実施別の製造方法を説明するための工程図である。


図中、1は半導体基板、2、3はソースまたは ドレイン領域、4はゲート約最終、5は素子分類 用絶象膜、6、7はゲート電極、8はレジストで ある。たね、図中の同一符号は同一または相当部 分を示す。


代理人 大岩增煤 (外2名)


第1図












特開昭(0-45053(4)

37 3 F3



· 计分类字符制、数字466.45

